집에서 RAM 만들기 [비디오]

2 hours ago 1

DRAM 셀을 가정용 장비와 직접 구성한 공정으로 제작해, 트랜지스터와 커패시터를 결합한 RAM 기본 구조 동작 확인
실리콘 웨이퍼 절단, 산화막 형성, 포토리소그래피, 건식 식각, 인 도핑, 게이트 산화막 성장, 콘택트 컷, 알루미늄 증착까지 반도체 공정을 단계적으로 수행
완성된 소자 측정에서 게이트 전압에 따라 전류가 달라지는 스위치 특성과 최대 12.3 pF 커패시턴스 확인
개별 DRAM 셀 구동에서는 저장 커패시터를 수백 나노초 안에 3V까지 충전했고, 전하는 2ms를 조금 넘는 시간 동안 유지된 뒤 다시 충전 필요
상용 DRAM의 64ms 초과 유지 시간에는 미치지 못하고 punch through 같은 미세화 한계도 드러났지만, 집에서 만든 소형 RAM 배열 확장 출발점 확보

DRAM 구조와 제작 목표

DRAM 셀은 행과 열로 구성된 배열의 각 교차점에 트랜지스터와 전하 저장 커패시터를 배치하는 구조
- 트랜지스터는 스위치 역할 수행
- 커패시터는 배터리처럼 전하를 저장해 1비트 정보 보관
- 트랜지스터를 켜면 커패시터가 충전되고, 다시 켜서 읽을 때 전하가 역방향으로 흘러 검출 가능
- 읽기 과정에서 커패시터 전하가 빠지므로 주기적 리프레시 필요
제작 대상은 이후 이어 붙일 수 있는 5x4 배열 레이아웃 기반의 소형 구조
- 각 교차점에 트랜지스터와 커패시터 배치
- 최종 목표 트랜지스터 게이트 길이는 1마이크론보다 약간 작은 수준
설계도에서 각 색상은 서로 다른 층을 뜻하며, 소자는 층을 하나씩 쌓는 샌드위치형 적층 공정으로 형성됨

초기 공정: 실리콘 준비와 도핑

실리콘 웨이퍼를 출발 재료로 사용하고, 다이아몬드 스크라이브로 작은 칩으로 절단
- 실리콘이 특정 결정면을 따라 잘 쪼개지는 성질 활용
절단 후 표면 이물 제거를 위해 아세톤과 아이소프로판올 기반 세정 수행
- 입자 제거와 유기물 용해 목적
- 이후 표면을 실리콘에서 유리로 바꾸는 단계가 이어져 완벽한 세정까지는 요구되지 않음
칩을 퍼니스에 넣고 1,100°C에서 가열해 표면에 3,300옹스트롬 산화막 형성
- 실리콘을 산화시켜 유리층을 성장시키는 방식
- 이 산화막은 이후 마스크와 보호층 역할 수행
유리층이 형성된 표면 위에 liftoff resist를 먼저 도포해 접착층처럼 활용
- 원래 금속 리프트오프용 재료지만 접착층으로도 잘 작동
- 170°C에서 5분 베이크 수행
그 위에 포토레지스트를 스핀코팅하고 100°C에서 2분 베이크 수행
- 두께는 1마이크론보다 약간 두꺼운 균일한 박막 형성
UV와 마스크를 이용해 첫 번째 패턴 레벨 형성
- 마스크 개구부를 통과한 빛이 포토레지스트를 노광
- 현상액에서 노광된 부분이 제거되어 패턴 형성
- 현미경 스테퍼 시스템이 패턴을 축소 투영하며, 사용자 소프트웨어가 초점과 노광 제어
- 로봇 장비를 사용해 더 균일한 현상 수행
패턴된 포토레지스트를 마스크로 사용해 건식 식각 진행
- 유리층을 선택적으로 제거해 실리콘 표면 노출
식각 후 가열된 DMSO로 포토레지스트 제거
- 결과적으로 3,300옹스트롬 산화막에 창이 뚫린 구조 형성
산화막 창을 이용해 트랜지스터의 소스와 드레인 형성
- 소스와 드레인은 스위치의 입력과 출력 단자 역할
- 게이트는 이후 가운데 영역에 형성
실리콘에 인을 도입해 해당 영역의 전도도 증가
- 산업계에서는 이온 주입도 사용하지만, 비용과 장비 규모 때문에 적용하지 않음
상용 제품 대신 직접 만든 phosphorus doped spin-on glass 사용
- 시험편에서 처리 전에는 멀티미터로 연속성 확인이 어려웠음
- 처리 후에는 매우 높은 전도성 확인
- 매우 높은 수준의 도핑에 가까운 결과 확보
본 칩에도 같은 용액을 코팅하고 서서히 승온하며 베이크 수행
- 용매 제거와 균열·응력 방지 목적
합성 과정에서 소수의 유리 침전물 발생
- 대부분 외관상 현상으로 큰 영향은 없다고 언급
- 다음에는 여과로 제거하는 편이 더 적절하다고 언급
도핑 깊이 예측용 계산기를 만들어 도핑 프로파일 모델링 수행
- 목표는 더 얕은 프로파일
이를 위해 1,100°C에서 5분 어닐링 후 HF로 spin-on glass 제거
- 이어 1,000°C에서 10분 drive-in 어닐링 수행

중간 공정: 게이트 산화막과 콘택트

소스와 드레인 형성 후 트랜지스터의 게이트 영역과 커패시터 영역 공정 진행
- 유리층이 남아 있으므로 다시 liftoff resist와 포토레지스트를 순차 도포
채널 영역은 기존 소스·드레인 사이에 정렬해 형성
- 동시에 트랜지스터 위쪽의 전하 저장 커패시터 영역도 함께 정렬·노광
현상 후 HF로 소스와 드레인 사이 중간 산화막, 그리고 커패시터 인접 산화막 제거
- 해당 위치의 산화막이 너무 두꺼워 맞춤 두께의 게이트 산화막과 커패시터 산화막 필요
가장 중요한 채널 영역 세정을 위해 piranha clean 수행
- 표면의 유기물과 대부분의 금속을 강하게 제거하는 세정
다시 퍼니스에 넣어 게이트와 커패시터 산화막 성장
- 더 높은 커패시턴스와 더 좋은 게이트 제어를 위해 얇은 산화막 목표
- 950°C에서 38분 공정으로 200옹스트롬, 즉 20나노미터 산화막 형성
- 소자 외부에는 더 두꺼운 산화막 유지
이후 전기적 연결을 위해 산화막을 선택적으로 뚫는 콘택트 컷 공정 진행
- LOR과 포토레지스트를 도포·베이크
- 콘택트 컷 마스크를 정렬·노광 후 작은 개구부 형성
- HF가 개구부를 통해 실리콘 표면의 유리층을 제거해 전기 연결 경로 형성

마무리 공정: 금속 증착과 소자 완성

최종 레벨에서는 트랜지스터 게이트, 전기적 콘택트, 커패시터 전극을 만들기 위한 금속 증착 수행
- 다시 LOR과 포토레지스트를 도포·베이크한 뒤 최종 마스크 정렬·노광
앞선 공정이 재료 제거 중심이었다면, 이 단계는 포토레지스트 개구부를 스텐실처럼 사용하는 방식
- 페인트 스텐실과 유사한 원리로 필요한 위치에만 재료 형성
금속은 알루미늄 사용
- 스퍼터 시스템에서 아르곤이 금속 타깃을 때려 금속 원자를 시료 표면에 증착
- 시료 가장자리의 테이프가 있던 일부 영역을 제외하고 균일하게 코팅
이후 가열한 DMSO로 포토레지스트를 제거해 리프트오프 수행
- 금속이 휘고 벗겨지며 원하는 패턴만 남음
현미경 관찰 결과 트랜지스터, 커패시터, 연결부를 포함한 전체 DRAM 배열 구조 확인
- 단면 구조도 초기 개념도와 대응
- 트랜지스터가 전류 흐름을 제어하며 저장 커패시터를 충전해 데이터 비트 보관 가능

측정 결과와 한계

실내 시험 장비와 반도체 파라미터 분석기를 사용해 전기적 특성 평가
- 나노 스케일 소자이므로 일반 전선 대신 미세 프로브 팁이 달린 마이크로 매니퓰레이터 사용
트랜지스터 측정에서는 게이트 전압에 따라 서로 다른 전류 곡선 확인
- 게이트 전압에 따라 거의 전류가 없거나 더 큰 전류가 흐르는 스위치 특성 확보
- RAM 용도로는 기본적인 온오프 동작이면 충분
다만 일반적인 트랜지스터처럼 전류 포화가 나타나지 않고, 높은 전압에서 전류가 계속 증가
- short channel effect의 일종인 punch through 발생
- 소스와 드레인 간 거리가 1마이크론 미만이어서 전압이 증가하면 두 영역이 사실상 연결
- 전류 증가와 게이트 제어력 저하로 이어짐
- 낮은 전압에서는 동작 가능하지만, 미세화의 어려움도 드러남
커패시터는 CV plotter로 측정
- 전압을 변화시키며 커패시턴스 측정
- 최대 커패시턴스는 12.3 pF 기록
- 설계한 이론적 이상값인 10여 pF 후반대와 가까운 수치
개별 DRAM 셀로 함께 동작시켰을 때, 트랜지스터가 저장 커패시터를 수백 나노초 안에 3V까지 충전
- 이후 전압이 시간에 따라 조금씩 감소
- 약 2ms를 조금 넘는 시간 동안만 전하 유지
- 그 이후에는 다시 충전 필요
상용 DRAM은 64ms 초과 유지 가능
- 이번 설계는 더 높은 빈도의 리프레시 필요
가정에서 RAM 제작 자체는 처음이라고 밝힘
- 현재는 몇 개 셀 수준의 동작 입증 단계
- 아직 PC에서 Doom을 실행할 수 있는 수준은 아님
다음 단계는 셀들을 이어 붙여 더 큰 배열로 확장하는 작업
- 이후 PC와 연결 계획